最新博客

学习FPGA verilog的心得--编程技巧--如何写代码减少逻辑单元的使用数量

一....尽量不要使用"大于""小于"这样的判断语句, 这样会明显增加使用的逻辑单元数量 .看�...[详细]

• 状态机方式的分析
• 一个非常奇怪的问题---IP例化错误
• （转）FPGA设计开发中应用仿真技术解决故障的方法
• （转）FPGA时序分析，时序约束知识
• （转）FPGA时序约束的几种方法

论坛活动集锦

• 【社区大讲堂】加快FPGA设计
• 【产品全攻略】之SEED开发板
• 救火车与你学ARM-IO引脚配置
• 【EEW带你DIY】AVR开发板
• 【EEW带你DIY】51开发板
• 【EEW带你DIY】浪漫光影棒
• 【创意市集】开集啰！
• 【社区大讲堂】之51单片机！
• 【社区大讲堂】之学学AVR！

明星人物

院士许居衍：我国半导体应增强危机意识

去年我国半导体产品与技术的创新又取得新的进展，出现了一些.....[详细]

• Actel CEO预言FPGA市场将在2008年强劲增长
• 舞起新衣袖：FPGA拭目以待
• FPGA、DSP、ASIC：小钟摆、大统一

点击排行

• SOPC 是什么？
• 使用 FPGA 控制 VGA 显示
• 基于FPGA的FFT处理器设计
• 基于FPGA的UART接口开发
• PLD概述
• PWM控制电路基本原理与F...
• 基于FPGA的四阶IIR数字...
• 基于FPGA的全数字FSK调...
• 基于FPGA的直接数字频率...
• 40nm FPGA抢滩登陆 ASIC...