VHDL与可编程逻辑器件应用 (1)

1.1　可编程ASIC综述
      为专门限定的产品或应用而设计的芯片被称为专用集成电路（Application Specific Integrated Circuits，ASIC），它是面向用户特定用途的集成电路。除了全定制的专用集成电路外，目前有五种半定制的器件可实现ASIC的要求，它们是：可编程逻辑器件（PLD）、复杂可编程逻辑器件（CPLD）、现场可编程门阵列（FPGA）、门阵列（Gate Array）、标准单元（Standard Cell）。
在这些器件中，尤其是前三种器件的出现，使得电子系统的设计工程师利用相应的电子设计自动化（Electronic Design Automation，EDA）软件，在办公室或实验室里就可以设计自己的ASIC器件，其中近几年发展起来的CPLD和FPGA格外引人注目。这三种器件都具有用户可编程性，能实现用户规定的各种特定用途，因此被称作可编程专用集成电路。这种集成电路，半导体制造厂家可按照通用器件的规格大批量生产，用户可按通用器件从市场上选购，再由用户通过设计软件编程实现ASIC的要求。由于这种方式给厂家和用户都带来了好处而受到欢迎，因此发展特别迅速，已经成为实现ASIC的一种重要手段。
随着半导体技术的迅速发展，从20世纪80年代开始，构造许多电子系统仅仅需要3种标准电路：微处理器，存储器和可编程ASIC。电子系统设计的这场革命是从20世纪70年代开始的，当时存储器已经作为标准产品进入市场；到了20世纪80年代，微处理器也成为一种标准产品。值得注意的是，微处理器和存储器作为电子系统的2个主要模块，一直是不可编程的，组成电子系统的各种控制逻辑仍然需要大量的中小规模通用器件。近十年来，直到可编程逻辑器件的出现，才给电子系统的控制逻辑提供了可编程的灵活性。而可编程门阵列作为一种高密度、通用的可编程逻辑器件与它的开发系统一起为更多的电子系统逻辑设计确定了一种新的工业标准。越来越多的电子系统设计工程师用CPLD或FPGA作为电子系统设计的第3个模块来实现一个电子系统。
CMOS半导体技术的不断发展推动了电子系统逻辑设计的变革。人们历来认为CMOS速度太慢，不能满足高性能系统设计的需要，这些设计只能用一次可编程（OTP）器件来完成。而现在许多CMOS的可编程逻辑器件实际上已达到或超过OTP器件的性能，同时还具有低功耗、可编程和高集成度等吸引人的优点。
目前可编程ASIC正朝着为设计者提供在系统可编程（或可重构）的能力方向发展，即可编程ASIC器件不仅要具有可编程和可再编程能力，而且只要把器件插在系统内或者电路板上，就能对其进行编程或者再编程，这就为设计者进行电子系统的设计和开发提供了一种新的实现手段，而在以前这是不可想象的。采用系统内可再编程（ISP）技术，使得系统内硬件的功能可以像软件一样被编程来配置，从而可以实时地进行灵活和方便的更改和开发。这种被称为“软”硬件的全新设计概念，使得新一代电子系统具有极强的灵活性和适应性，它不仅使电子系统的设计和产品性能的改进、扩充变得十分简易和方便，而且使电子系统具有多功能性的适应能力，从而可以为许多复杂的信号处理技术提供新的思路和方法。
随着可编程器件规模的增加，器件变得越来越复杂，对器件做全面彻底测试的要求也就越来越高，而且越来越重要。表面安装的封装和电路板制造技术的进步，使得电路板变小变密，这样一来，传统的测试方法，例如外探针测试法和“钉床”测试夹具法都难于实现。结果由于电路板简化所节约的成本，很可能由传统测试方法成本的提高抵消掉。
20世纪80年代，联合测试行动组（Joint Test Action Group，JTAG）开发了IEEE 1149.1— 1990边界扫描测试技术规范。这个边界扫描测试（BST）结构提供了有效地测试引线间隔致密的电路板上零部件的能力。目前很多公司的可编程器件均遵守IEEE规范，给输入引脚、输出引脚以及专用的配置引脚提供了BST能力。你可以使用BST结构测试引脚连接而不必使用物理测试探针，而且可以在器件正常工作时掳获功能数据。器件的边界扫描单元能够迫使逻辑追踪引脚信号，或是从引脚或器件核心逻辑信号中捕获数据。强行加入的测试数据串行移入边界扫描单元，捕获的数据串行移出并在器件外部同预期的结果进行比较。JTAG标准提供了板级和芯片级的测试。通过定义输入输出引脚，逻辑控制函数和指令，所有JTAG的测试功能仅需一个4线或5线的接口及相应的软件即能完成。
可编程逻辑器件规模的不断发展，使其可以实现电子系统的高度集成，为了快速准确地设计复杂的电子系统，必须采用基于计算机的自顶向下的设计和综合工具。综合工具一般包括从原理图输入和高层描述工具、逻辑仿真器，到底层综合工具的一系列软件包。底层的综合工具对设计进行逻辑描述，并执行逻辑优化，器件映射，布局布线的网表优化，从而产生最终的设计结果。对于简单的设计，采用原理图输入或布尔方程输入是比较合适的，但对于复杂系统的设计这两种输入方法变得繁琐而复杂，并容易产生错误，有必要考虑高层次的设计输入方法。因此很多综合工具支持硬件描述语言（HDL），寄存器转换语言（RTL）或有限状态机（FSM）。高层综合工具可以采用高层的行为描述，如VHDL或编程语言。行为描述不需要说明一个设计具体采用何种方式实现。高层综合包括选择特定的结构模板，然后执行资源分配，寄存器分配和定时。所以在高层设计期间，设计者基本是在速度和资源之间取舍。例如，相同的行为设计，当速度要求不高时，可以采用简单的微处理器（如单片机）来实现，当速度要求很高，而且有足够的硬件资源时，可以采用完全的流水线方式的逻辑设计来实现。从一个满意的行为描述开始的设计，使设计者能够有更广泛的选择余地，来找出哪一个最适合特定的实现环境。高层设计方法的另一个主要优点是顶层描述更容易理解和维护。
目前，电子设计自动化软件不再是简单的CAD或CAT，已经发展到电子设计自动化（EDA）阶段，软件平台也已从小型机覆盖到工作站到高性能微机，一般都包含了符合IEEE—1076标准的VHDL高层综合工具，这些都为可编程ASIC的设计带来了极大的方便。特别对于中小规模系统的集成，可编程逻辑器件已经成为首选的方案，这也是可编程逻辑器件得到广泛应用的原因之一。

1.2  电子设计自动化技术
      电子设计自动化技术是一种以计算机为基本工作平台，利用计算机图形学、拓扑逻辑学、计算数学，以至人工智能学等多种计算机应用学科的成果开发出来的一整套软件工具，是一种帮助电子设计工程师从事电子元件、产品和系统设计的综合技术。EDA技术就是以微电子技术为物理层面，现代电子设计技术为灵魂，计算机软件技术为手段，最终形成集成电子系统或专用集成电路为目的的一门新兴技术。由此可见，EDA技术的使用对象由两大类人员组成。一类是专用集成电路ASIC的芯片设计研发人员；另一类是广大的电子线路设计人员，他们不具备专门的集成电路（IC）深层次的知识。本书所阐述的EDA技术是以后者为应用对象，这样EDA技术可简单概括为以大规模可编程逻辑器件为设计载体，通过硬件描述语言输入给相应开发软件，经过编译和仿真最终下载到设计载体中，从而完成系统电路设计任务的一门新技术。
1.2.1　EDA技术的发展史
EDA技术伴随着计算机、集成电路、电子系统设计的发展，经历了计算机辅助设计（Computer-Aided Design，CAD）、计算机辅助工程设计（Computer-Aided Engineering Design，CAED）和电子设计自动化（EDA）3个发展阶段。
（1）20世纪70年代的计算机辅助设计（CAD）阶段
早期的电子系统硬件设计采用的是分立元件，随着集成电路的出现和应用，硬件设计进入到大量选用中小规模标准集成电路阶段。人们将这些器件焊接在电路板上，做成初级电子系统，对电子系统的调试是在组装好的印刷电路板（Printed Circuit Board，PCB）上进行的。
由于设计师对图形符号使用数量有限，传统的手工布图方法无法满足产品复杂性的要求，更不能满足工作效率的要求。这时，人们开始将产品设计过程中高度重复性的繁杂劳动，如布图布线工作，用二维图形编辑与分析的CAD工具替代，最具代表性的产品就是美国Accel�

[1] [2] [3] [4]